LP šerdžių panaudojimas

Sukurkite įrenginį, kuris generuoja dviejų sinusoidžių sumos signalą. Sinusoidžių dažniai turi
būti f1 ir f2, bitų skaičius n, diskretizavimo dažnis FS. Išorinis FPGA taktinių impulsų dažnis yra
FC. Sinusoidžių amplitudžių santykis turi būti A1/A2. Sinusoidžių sumavimui panaudokite
Altera IP Arthmetics/LPM_ADD_SUB. Jeigu reikia panaudokite Altera IP daugybai
LPM_MULT, o dalybai LPM_DIVIDE.
2. Patikrinkite įrenginio funkcionavimą funkciniu modeliavimu.
3. Atlikite įrenginio sintezę ir nustatykite į kokį mažiausią Cyclone šeimos komponentą jį galima
surinkti.
4. Ataskaitoje pateikite įrenginio blokinę diagramą, simuliavimo laikines diagramas ir surinkimo
ataskaitą.